Introdução
Kit de desenvolvimento
Intel Agilex® 7 FPGA F-Series Development Kit (Production 1 P-Tile & E-Tile) DK-DEV-AGF014EA
| Núcleo de IP | Categoria do núcleo de IP |
|---|---|
| NIOS V/g soft processor core | Embedded Processor |
| On Chip RAM | Other |
| JTAG UART | Other |
| Custom PE CRC | Other |
| In-System Sources & Probes Intel FPGA IP | Debug |
Descrição detalhada
Um mecanismo de processamento (PE) que executa o algoritmo de CRC está conectado ao processador Nios® V/g usando a interface de instruções personalizada. A versão atual da interface de instruções personalizadas do processador Nios® V/g suporta operações de até 32 bits.
Consulte o documento para obter detalhes sobre o projeto.
Preparar o modelo de projeto na INTERFACE gráfica do Software Quartus® Prime
Nota: após baixar o exemplo de projeto, você deve preparar o modelo de projeto. O arquivo baixado é da forma de um arquivo <project>.par que contém uma versão compactada de seus arquivos de projeto (semelhante a um arquivo .qar) e metadados que descrevem o projeto. A combinação dessas informações é o que constitui um arquivo <project>.par. Você pode simplesmente clicar duas vezes no arquivo <project>.par e o Quartus iniciará esse projeto.
Kit de desenvolvimento
Intel Agilex® 7 FPGA F-Series Development Kit (Production 1 P-Tile & E-Tile) DK-DEV-AGF014EA