O Hard Processor System (HPS) em dispositivos SoC Intel tem uma interface HPS-to-FPGA AXI* (h2f) para se comunicar com memórias e periféricos no núcleo FPGA. Este exemplo instaura um HPS juntamente com um componente de memória AXI no chip em um Platform Designer (antigo Qsys) e demonstra como simular o design. O sistema testbench usa o modelo funcional de barramento Mestre mentor Graphics* (BFM) para modelar a interface hps AXI Bridge comunicando-se com a lógica FPGA núcleo.
Usando este exemplo de projeto
Baixe o arquivo HPS_h2f_axi_sim.zip e extraia seu conteúdo. Este exemplo de projeto requer o software Intel® Quartus® Prime v13.1 ou mais recente.
O arquivo ZIP inclui os seguintes diretórios ip e diretórios de simulação para executar a simulação e visualizar os resultados:
- O sistema Qsys de alto nível chamado HPS_h2f_axi_sim.qsys
- Os arquivos de memória AXI Slave no diretório ip/diretório
- Os arquivos de simulação no HPS_h2f_axi_simulation_example/diretório da seguinte forma:
- testbench/mentor/ - Contém arquivos de configuração para executar a simulação usando ModelSim*. O arquivo de script principal é run_sim.tcl.
- testbench/HPS_h2f_axi_sim_tb/simulação/ - Contém o testbench de alto nível e o programa de teste. O arquivo testbench de nível superior é HPS_h2f_axi_sim_tb.v e o programa de teste é master_test_program.sv.
- testbench/HPS_h2f_axi_sim_tb/simulation/submodules/ - Sub-diretório contém os arquivos Verilog necessários para compilar o design.
O testbench de alto nível insinuou o modelo de simulação do HPS, uma fonte de clock, uma fonte de reinicialização e o programa de teste mestre. O programa de teste envia comandos do modelo BFM do HPS usando a interface h2f AXI Bridge para a memória AXI Slave. O programa de teste executa um teste direcionado para iniciar quatro gravações seguidas de quatro leituras seguidas de duas rajadas de dados de gravação e duas rajadas de dados de leitura. Por fim, o programa de teste verifica se os dados lidos da memória AXI Slave coincidem com os dados escritos.
Você pode usar o script de simulação incluído para executar uma simulação com o simulador Mentor Graphics ModelSim-Intel® FPGA Edition. Para executar a simulação, você precisa ter uma licença do AXI Verification IP Suite do Mentor Graphics instalado, que está incluída com a licença Intel® Quartus® Prime Standard e Pro Edition. Para iniciar o software ModelSim-Intel FPGA Edition, use o comando mostrado abaixo com o caminho -mvchome apontando para o diretório de instalação correto:
vsim -mvchome $QUARTUS_ROOTDIR/.. /ip/altera/mentor_vip_ae/comum
Lance o software ModelSim-Intel FPGA Edition a partir do HPS_h2f_axi_simulation_example/testbench/mentor/diretório. Em seguida, você pode executar a simulação e visualizar a forma de onda executando o script run_sim.tcl.
O programa de teste em master_test_program.sv é baseado no exemplo fornecido no Mentor Graphics AXI Verification IP Suite (Intel FPGA Edition) descrito em mais detalhes no capítulo 6 do Guia do usuário mentor VIP Intel FPGA Edition AMBA, AXI3 e AXI4 (PDF).
O guia do usuário também contém um exemplo com BFMs Master e Slave back-to-back no capítulo 12, e instruções para executar a simulação usando simuladores ModelSim-Intel FPGA, Questa e VCS.