Este exemplo descreve um projeto de multiplicador de multiplicador não assinado de 8 bits com portas de E/S registradas e carga síncrona no HDL Verilog. As ferramentas de síntese são capazes de detectar projetos de multiplicador de acumuladores no código HDL e inferir automaticamente a altmult_accum megafunção para fornecer resultados ideais.
Baixe os arquivos usados neste exemplo:
O uso deste design é regido por, e sujeito, aos termos e condições do Contrato de licença de exemplo de projeto Intel®.
Tabela 1. Listagem da porta do multiplicador de multiplicador não assinado
| Descrição do tipo do | nome da | porta |
|---|---|---|
dataa[7:0], datab[7:0] |
Entrada | Entradas de dados de 8 bits |
| Clk | Entrada | Entrada de clock |
| aclr | Entrada | Entrada clara assíncrona |
| cken | Entrada | Entrada de habilitação do clock |
| carga | Entrada | Entrada de carga síncrona |
| adder_out[15:0] | Saída | Saída de dados de 16 bits |