Este exemplo mostra como instautar uma função LPM no HDL Verilog. Neste caso, um LPM_COUNTER é instaurou usando as portas aclr, clock e q. Os valores dos parâmetros são definidos com a palavra-chave defparam, conforme mostrado no texto vermelho. O mapeamento da porta e os nomes dos parâmetros são referidos pelo operador do período (.) após o nome da variável. Neste caso, a variável é u1.
Para obter mais informações sobre como usar este exemplo em seu projeto, acesse:
check_lpm.v
módulo check_lpm (clk, reset, q); Entrada de declaração de porta clk; reinicialização de entrada; saída [7:0] q; lpm_counter u1 (.aclr(reset), .clock(clk), .q(q)); defparam u1.lpm_width= 8; defparam u1.lpm_direction= endmodule "UP"