O Avalon ip suite de verificação oferece modelos funcionais de barramento (BFMs) para simular o comportamento de várias Avalon interfaces. Ele também fornece monitores para verificar Avalon protocolos. Esta suíte facilita a verificação de propriedade intelectual (IP) que inclui Avalon interfaces.
A Figura 1 mostra o diagrama de bloco de um testbench de verificação usando o Avalon ip de verificação. Você cria o sistema de teste conectando os componentes da suíte ao projeto em teste. No módulo de teste, você controla o fluxo de teste comunicando-se com os componentes do Avalon Verification IP Suite por meio da interface de programação de aplicativos (API).
Este exemplo de projeto demonstra como você pode usar o Avalon ip de verificação para verificar um projeto em teste. Como este é um design baseado em simulação, usar este design não requer nenhum kit Intel FPGA de desenvolvimento. No entanto, você precisa ter a ferramenta de simulação ModelSim* instalada na sua máquina.
Usando este exemplo de projeto
Para executar este exemplo, baixe o ug_avalon_verification.zip e descompacte-o em seu disco rígido. Em seguida, siga as instruções Avalon Guia do usuário do Conjunto de verificação IP (PDF).
Links relacionados
Para obter mais informações sobre Avalon especificações da interface, acesse: