VHDL: Árvore de adder binária

author-image

por

Este exemplo descreve uma árvore adder binária de 8 bits em VHDL. Para dispositivos com tabelas de pesquisa de 4 entradas em elementos lógicos (LEs), usar uma estrutura de árvore de forragem binária pode melhorar significativamente o desempenho.

Figura 1. Diagrama de árvore de adder binária de alto nível.

Baixe os arquivos usados neste exemplo:

O uso deste design é regido pelos termos e condições do Contrato de licença de exemplo de projeto Intel®

Tabela 1. Listagem de porta de árvore de Adder binária

Descrição do tipo do nome da porta
a[7:0], b[7:0], c[7:0],
d[7:0], e[7:0]
Entrada Entradas de dados de 8 bits
Clk Entrada Entrada de clock
resultado[7:0] Saída Saída de dados de 8 bits

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.