O tutorial de design de sistema (PDF) do Platform Designer (antigo Qsys) guia você através do procedimento de construção de um sistema de testador de memória em uma abordagem top-down. Ela introduz novos conceitos de isolamento hierárquico e componentes genéricos. Ele demonstra novos recursos, como instalar um componente genérico como uma caixa preta, verificar os requisitos de integridade e interface do sistema e sincronizar as configurações do dispositivo e as referências de propriedade intelectual (IP) do software e designer de plataformas Intel® Quartus® Prime Pro Edition.
O design é escalável para testar qualquer interface de escravo Avalon® memory Mapped (Avalon®-MM) capaz de acessar acessos de leitura e gravação para que você possa usar este exemplo de projeto como ponto de partida para testar muitos outros tipos e interfaces de memória.
O Tutorial de design de sistema Qsys - Standard Edition (PDF) fornece instruções passo a passo para criar e verificar um projeto com a ferramenta de integração do sistema no software Intel® Quartus® Prime. Este exemplo de projeto inclui componentes para projetar um sistema de testador de memória. No tutorial, você executa as seguintes etapas:
- Crie um design de testador de memória usando componentes na ferramenta de integração do sistema
- Construa o projeto com níveis hierárquicos de subsistemas
- Programe o FPGA e calcule a eficiência de memória relatada pelo testador
- Use modelos funcionais de barramento (BFMs) para validar um dos componentes de projeto na simulação
- Use o console do sistema para controlar o sistema usando uma JTAG na ponte Avalon®-MM
Requisitos de software
Este design requer o software Intel® Quartus® Prime, que inclui:
- Nios® II de design embarcado
- Software ModelSim*-Intel® FPGA ou Starter Edition
Usando exemplos de projeto
- Exemplo de design de tutorial de designer de plataforma para Intel® Arria® 10 FPGA (.zip)
- O arquivo ZIP contém todos os arquivos de hardware e software necessários para seguir os procedimentos no Tutorial de design do sistema de designerde plataforma, juntamente com um projeto concluído. O design visa Intel® Arria® kit de desenvolvimento FPGA 10 GX,com placa filha DDR4 SDRAM instalada. O design foi testado no software Intel® Quartus® Prime Pro Edition v17.0.
- Exemplo de design de tutoriais Qsys para Intel® Arria® 10 FPGA (.zip)
- O arquivo ZIP contém o design concluído Intel® Arria® kit de desenvolvimento FPGA 10 GX,com placa filha DDR4 SDRAM instalada. O design foi testado no software Intel® Quartus® Prime Standard Edition v16.1.
- Exemplo de design de tutoriais Qsys (.zip)
- O arquivo ZIP contém todos os arquivos de hardware e software necessários para seguir os procedimentos no Tutorial de design do sistema Qsys e usar o exemplo de projeto. O design tem como alvo os seguintes kits de desenvolvimento:
- O arquivo README incluído neste projeto fornece instruções sobre como portar este design para sua própria placa personalizada que atende aos seguintes requisitos da placa:
- Stratix, Cyclone ou série Arria® FPGA
- Elementos lógicos de 12 K (LEs) ou tabelas de pesquisa adaptativas (ALUTs) disponíveis
- Bits de memória de 128K disponíveis
- Conexão de cabo de programação JTAG
- Memória externa para testar e controlador de memória com a interface de escravo Avalon®-MM
- Stratix, Cyclone ou série Arria® FPGA
O uso deste design é regido pelos termos e condições do contrato de licença de design de referência de hardware Intel®.
Diagrama de blocos
Consulte o diagrama de blocos abaixo para obter uma visão geral da estrutura de projeto e dos componentes ou núcleos do sistema incluídos no exemplo.