Coleção de produtos
CPLD MAX® II
Status
Launched
Data de introdução
Q1'14
Litografia
180 nm

Recursos

Macrocells equivalentes
980
Atraso de pino a pino
6.2 ns
Memória flash do usuário
8 Kb

Recursos

Boundary-scan JTAG
Sim
JTAG ISP
Sim
Registros de entrada rápidos
Sim
Inicialização de registro programável
Sim
JTAG Translator
Sim
ISP em tempo real
Sim
E/S MultiVolt†
1.5, 1.8, 2.5, 3.3, 5.0
Bancos de energia de E/S
4
Máximo permitido pela saída
212
LVTTL/LVCMOS
Sim
Em conformidade com PCI de 32 bits, 66 MHz
Sim
Acionadores de Schmitt
Sim
Taxa de variação programável
Sim
Resistores pull-up programáveis
Sim
Pinos GND programáveis
Sim
Saídas open-drain
Sim
Bus-hold
Sim

Especificações de encapsulamento

Opções de encapsulamento
M256, F256, T144
Tamanho do pacote
11mm x 11mm, 17mm x 17mm, 22mm x 22mm

Informações complementares

URL de informações adicionais