Por que a interface Bursting Avalon -MM Master (BAM) da Avalon-MM Intel® Stratix® 10 Hard IP para PCI* Express e o Intel P-Tile Avalon®-MM IP para PCI* Express têm endereço incorreto?

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 19.3,® quando o IP do Intel P-Tile/H-Tile Avalon® Memory mapeado (Avalon-MM) para PCI Express está configurado com vários BARs de tamanho diferente, o endereço superior BAM não está corretamente mascarado de acordo com o tamanho BAR. Se o sistema não alinhar o endereço físico dos BARs ao tamanho BARRA mais alto, o campo de endereço no tamanho do lado do usuário estará incorreto.

Por exemplo, para BAR0: 64KB e BAR2: 1MB, o sistema atribui o seguinte endereço físico:

F021000 para BAR0

F020000 para BAR2

O endereço BAM é de 20 bits

Quando o sistema emite uma solicitação de gravação ou leitura com 0x800 de deslocamento BAR0, a interface BAM 0x10800 endereço de saída em vez de 0x00800

Para resolver este problema para o software Intel® Quartus® Prime Pro Edition versão 19.3 e 19.4, a aplicação pode implementar externamente o mascaramento de endereço usando o canal BAM BAR (bam_bar_o) e tamanho BAR.

Por exemplo:

atribuir bam_address_fix = (bam_bar_o== 3'b000) ? {4'b0, bam_address_o [15:0]} : bam_address_o;

Este problema é corrigido no software Intel® Quartus® Prime Pro Edition versão 20.1.