O software Quartus® II relata a faixa de bloqueio de qualquer PLL usada no projeto no Relatório de compilação - Fitter - Uso de Recursos - Resumo pll. O intervalo entre o bloqueio Freq min e o bloqueio freq max é referido como o intervalo de bloqueio do PLL. O software Quartus II não seleciona valores de parâmetro PLL para maximizar o intervalo de bloqueio.
Por exemplo, se você usou 75 MHz como clock de entrada no Gerenciador de plug-in PLL MegaWizard®, o intervalo de bloqueio pode ser de 70 MHz a 90 MHz. Talvez em sua aplicação você exigiria uma faixa de bloqueio entre 50 MHz e 100 MHz. Assim, a faixa de bloqueio deste PLL não seria satisfatória para sua aplicação.
Você pode usar o PlL MegaWizard Plug-In Manager no software Quartus II para ajudar a maximizar sua faixa de bloqueio para dispositivos que suportam o recurso de comutação do clock de entrada. A intenção desta solução é não usar a comutação de clock no design final, mas usar o recurso para extrair valores de parâmetro válidos para o PLL para maximizar a faixa de bloqueio seguindo estas etapas:
1) Abra o Gerenciador de plug-in PLL MegaWizard.
2) Insira a frequência que você deseja para a extremidade baixa da sua faixa de bloqueio no "Qual é a frequência da sua entrada de inclock0?". Por exemplo, dado acima, esse valor seria de 50 MHz.
3) Ligue a opção "Criar arquivos de saída usando a opção 'Advanced' PLL parameters".
4) Ligue a opção para "Criar um 'inclk1' para um segundo inclk" e entrar na extremidade alta da sua faixa de bloqueio como a frequência para inclk1. Por exemplo, dado acima, esse valor seria de 100 MHz.
5) Complete o assistente PLL como você normalmente faria com o resto de suas opções selecionadas e as taxas de clock de saída definidas.
6) Compile seu projeto e observe a faixa de bloqueio, conforme mostrado no resumo pll. Se for satisfatório, observe todos os valores para o PLL deste relatório, como o valor M, valor N, corrente da bomba de carga, resistência ao filtro de loop e capacitância do filtro loop a partir do relatório de resumo PLL. Observe também os valores altos/baixos e mesmo ou ímpares para cada clock de saída, conforme mostrado no relatório de uso do PLL.
7) Abra o assistente PLL e desligue a opção para "Criar um 'inclk1' para um segundo inclk". Clique em "Concluir" para atualizar o arquivo de embalagem PLL.
8) Abra o arquivo de embalagem PLL. Ao usar parâmetros avançados, você pode inserir diretamente os parâmetros PLL no código. Se o arquivo wrapper for Verilog, vá para a seção defparam. Se o arquivo wrapper for VHDL, vá para a seção de mapa genérico. Modifique todos os valores dos parâmetros listados na etapa 6. Salve as alterações.
9) Compile seu projeto. O resultado final deve ser um PLL com a faixa de bloqueio desejada.
10) Se a faixa de bloqueio estiver muito próxima da frequência de entrada, por exemplo, a extremidade baixa é de 50 MHz e você pretende usar um clock de entrada de 50 MHz, você pode ter dificuldades com a trava de manutenção do PLL se o clock de entrada tiver tremida ou qualquer desvio de frequência abaixo de 50 MHz. Você pode decidir dar uma pequena faixa de guarda para suas frequências de inclock0 e inclock1 no assistente. Para este exemplo, você pode inserir 45 MHz e 105 MHz para que seu alcance de bloqueio de destino de 50 MHz a 100 MHz esteja bem dentro do intervalo de bloqueio PLL.
Se o software Quartus II não pode implementar o seu intervalo de bloqueio desejado usando este procedimento, você receberá um erro no Gerenciador de plug-in PlL MegaWizard. Nesse caso, você terá que olhar para outras opções, como reconfiguração pll, a fim de suportar a faixa de frequência de clock de entrada necessária.