ID do artigo: 000073756 Tipo de conteúdo: Solução de problemas Última revisão: 10/10/2013

Por que a simulação de exemplo de projeto falha quando o controlador UniPHY é gerado apenas com a opção PHY?

Ambiente

    Software Intel® Quartus® II
    Controlador SDRAM DDR3 com UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao simular o projeto de exemplo de um controlador UniPHY com opção apenas PHY, algumas portas na instância *_e0_c0 do controlador não são conectadas, provocando falha na simulação.

Resolução

A solução alternativa é vincular todas as portas de entrada desconectadas a zero na instância *_example_sim_e0_c0 do arquivo *_e0.v.

Este problema foi corrigido na versão 13.1 do software Quartus® II.

Produtos relacionados

Este artigo aplica-se a 20 produtos

FPGA Stratix® IV E
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Arria® II GZ
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.