ID do artigo: 000073790 Tipo de conteúdo: Solução de problemas Última revisão: 30/09/2015

O núcleo ip de saída de vídeo com clock (CVO) suporta o formato SDI 720p24?

Ambiente

  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição O Altera® ip de saída de vídeo com clock (CVO) não suporta o formato SDI 720p24. Isso porque as linhas horizontais totais 4125 do formato SDI 720p24 excedem as 4096 linhas horizontais máximas suportadas pelo CVO.
    Resolução

    Não há nenhum plano para atualizar o núcleo CVO IP para suportar o formato SDI 720p24.

    No entanto, este formato será suportado no núcleo IP clocked Video Output II (CVO II) em uma futura versão do software Quartus®.

    Produtos relacionados

    Este artigo aplica-se a 35 produtos

    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA Stratix® V GS
    FPGAs Stratix® II GX
    FPGAs Stratix® II
    FPGA Arria® V GX
    FPGA Stratix® V GT
    FPGA Intel® Arria® 10 GT
    FPGA Arria® V GT
    FPGAs Stratix® III
    FPGA Stratix® IV GX
    FPGA Arria® II GX
    FPGA Intel® Arria® 10 GX
    FPGA Cyclone® V GT
    FPGAs Cyclone® III
    FPGA Stratix® V GX
    FPGA Cyclone® IV GX
    FPGA Cyclone® II
    FPGA Arria® II GZ
    FPGA Stratix® IV GT
    FPGA Stratix® V E
    FPGA Intel® Arria® 10 SX SoC
    FPGAs Stratix®
    FPGA Stratix® GX
    FPGA Arria® GX
    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SE
    FPGA Cyclone® IV E
    FPGA Arria® V SX SoC
    FPGA Arria® V ST SoC
    FPGAs Cyclone®
    FPGA Cyclone® III LS
    FPGA Stratix® IV E
    FPGA Cyclone® V E

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.