ID do artigo: 000073792 Tipo de conteúdo: Mensagens de erro Última revisão: 29/06/2014

Erro (175001): não foi possível colocar LC_PLL_CHANNEL_CLUSTER

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Se você implementar o PHY de baixa latência com ligação de canal e fb_compensation modo em Quartus® II 12.1 para dispositivos Stratix® V e precisa reconfigurar o PLL Tx, você pode obter o erro de ajuste acima.
    Resolução

    Você deve adicionar XCVR_TX_PLL_RECONFIG_GROUP tarefas de tx_pll de cada canal para habilitar a fusão de PLL Tx.

    Você pode encontrar o nome tx_pll em resultados pós-síntese.

    Artigos relacionados

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.