ID do artigo: 000073872 Tipo de conteúdo: Solução de problemas Última revisão: 04/12/2018

Por que a frequência do clock da interface não pode ser definida como um valor entre 137,5 MHz e 149,9 MHz para o PHY Lite para interfaces paralelas Intel® Arria® 10 FPGA IP ao usar o modo de taxa de quarto?

Ambiente

    PHY Lite para interfaces paralelas Intel® Arria® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido à limitação de configuração de VCO PLL, o PHY Lite para interfaces paralelas Intel® Arria® 10 FPGA IP não suporta a faixa de frequência entre 137,5 MHz a 149,9 MHz ao usar o modo de taxa de quarto.

Resolução

Não há solução alternativa para resolver este problema.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.