Devido a um problema no Intel® FPGA SDK para OpenCL versão 19.3, uma matriz declarada dentro de um loop não será replicada como uma memória. Em vez disso, ele é conectado a várias unidades de armazenamento de carga, o que causa uma estrutura estagnada.
Este problema é corrigido em Intel® FPGA SDK para software OpenCL versão 20.1.