Quando o eSRAM Intel® Stratix® 10 FPGA IP estiver incluído no seu projeto, você poderá ver dados incorretos ou todos os dados "zero" em alguns canais.
Para resolver este problema, inclua a versão de reinicialização Intel® FPGA IP e conecte o sinal de saída nINIT_DONE da versão de reinicialização Intel FPGA IP ao sinal de entrada c_sd_n_0 do eSRAM Intel Stratix® 10 FPGA IP.
Essas informações estão incluídas no guia Intel Stratix 10 do usuário de memória embarcada.