ID do artigo: 000074074 Tipo de conteúdo: Solução de problemas Última revisão: 03/11/2020

Por que os canais do eSRAM Intel® Stratix® 10 FPGA IP não retornam dados corretos?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Memória (RAM ou ROM) em chip Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Quando o eSRAM Intel® Stratix® 10 FPGA IP estiver incluído no seu projeto, você poderá ver dados incorretos ou todos os dados "zero" em alguns canais.

Resolução

Para resolver este problema, inclua a versão de reinicialização Intel® FPGA IP e conecte o sinal de saída nINIT_DONE da versão de reinicialização Intel FPGA IP ao sinal de entrada c_sd_n_0 do eSRAM Intel Stratix® 10 FPGA IP.

 

Essas informações estão incluídas no guia Intel Stratix 10 do usuário de memória embarcada.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.