Aviso (14320): nó de distância sintetizado "<node name="">:ALTLVDS_RX_component|| fast_clock"</node>

Você pode ver este aviso ao compilar um arquivo de variação VHDL usando ALTLVDS_RX megafunção no software Quartus® II versão 10.0 SP1 e implementando o SERDES no modo LE. Dependendo das suas seleções no gerenciador de plug-in ALTLVDS_RX MegaWizard™, rx_outclock a porta pode ser declarada como STD_LOGIC_VECTOR (0 DOWNTO 0) em vez de simplesmente STD_LOGIC.

Este problema pode ser acionado se você alternar o recurso de clock usado para a configuração "rx_outclock "?

Para resolver este problema, edite o arquivo ALTLVDS_RX variação. Há quatro locais que precisam ser editados:

• Na seção ENTITY PORT , substitua o texto OUT STD_LOGIC_VECTOR (0 DOWNTO 0) pelo texto OUT STD_LOGIC.
• Na seção COMPONENT PORT , substitua o texto OUT STD_LOGIC_VECTOR (0 DOWNTO 0) pelo texto OUT STD_LOGIC.
• Em BEGIN, localize o sub_wire que mapeia o sinal e rx_outclock remova o texto (0 DOWNTO 0).
• Na seção ARCHITECTURE anterior, COMPONENTlocalize o sub_wire usado na etapa anterior e substitua o texto STD_LOGIC_VECTOR (0 DOWNTO 0) pelo texto STD_LOGIC.

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.