ID do artigo: 000074098 Tipo de conteúdo: Mensagens de erro Última revisão: 08/04/2015

Erro (178018): Os canais nos grupos de canais unidos contendo os seguintes canais devem ser colocados em locais contíguos. Se as PLLs da CMU são usadas, as lacunas devem ser deixadas para o canal PLL de transmissão.

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 13.0, você pode ver este erro com canais não contíguos conectados com clock a partir de um canal PLL da CMU em dispositivos Arria® V GX/GT ou Cyclone® V.

Resolução

Para resolver este problema, você pode tornar seu PHY amplo o suficiente para preencher os canais não utilizadas para tornar a interface contígua.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Arria® V e FPGAs SoC
FPGAs Cyclone® V e FPGAs SoC

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.