ID do artigo: 000074207 Tipo de conteúdo: Documentação e informações do produto Última revisão: 19/11/2013

Como desabilito o Loop Stratix back serial reverso pré-CDR ou pós-CDR em dispositivos transceptor V, Arria V e Cyclone V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O loop Stratix®back serial reverso pré-CDR ou pós-CDR pode ser desabilitado em dispositivos transceptores V, Arria® V e Cyclone® V, escrevendo um 0 para os registros pré-CDR ou pós-CDR reverse serial Loopback PMA Offset.

Produtos relacionados

Este artigo aplica-se a 12 produtos

FPGA Stratix® V GX
FPGA SoC Cyclone® V SX
FPGAs Stratix® V
FPGA Cyclone® V GT
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.