Descrição
Não, você não pode colocar canais de transceptor conectados sem contiguidade em dispositivos de transceptor Stratix® V e Arria® V GZ.
Para uma operação correta, a colocação do canal ligado deve ser contígua dentro de um banco transceptor.
Os exemplos a seguir mostram configurações ilegais de canais ligados.
Exemplo 1: interface atx pll de cinco canais ilegal com clock intercalado intercalado com um canal sem ligação.
-
GXB_[Tx,Rx]_[L,R][5,11,17,23] = Canal de interface ligado 1
-
GXB_[Tx,Rx]_[L,R][4,10,16,22] = Canal de interface ligado 0
-
GXB_[Tx,Rx]_[L,R][3,9,15,21] = Canal de interface ligado 2
-
GXB_[Tx,Rx]_[L,R][2,8,14,20] = Canal não ligado
-
GXB_[Tx,Rx]_[L,R][1,7,13,19] = Canal de interface ligado 3
-
GXB_[Tx,Rx]_[L,R][0,6,12,18] = Canal de interface ligado 4
Exemplo 2: interface de união com clock de CMU PLL de cinco canais ilegal intercaladas com sua própria CMU PLL
- GXB_[Tx,Rx]_[L,R][5,11,17,23] = Canal 4
- GXB_[Tx,Rx]_[L,R][4,10,16,22] = Usado como CMU
- GXB_[Tx,Rx]_[L,R][3,9,15,21] = Canal 3
- GXB_[Tx,Rx]_[L,R][2,8,14,20] = Canal 2
- GXB_[Tx,Rx]_[L,R][1,7,13,19] = Canal 0
- GXB_[Tx,Rx]_[L,R][0,6,12,18] = Canal 1
Você deve usar um ATX PLL para implementar uma interface de 5 ou 6 canais.