Problema crítico
A partir do Quartus. SOFTWARE II versão 10.0 SP1, a especificação da taxa de clock para A/S da coluna e da linha é reduzida de 150 MHz a 133 MHz para núcleos IP DDR2 de taxa completa em Cyclone IV Dispositivos E I8L com vcc=1,0V. Esta redução na especificação é devido às alterações associadas aos modelos de sincronização finalizados.
Este problema afeta todas as configurações.
A taxa máxima de clock para E/S de coluna e linha é reduzida.
Não use o núcleo IP com E/S de coluna e linha maior do que 133 MHz no modo de taxa total em dispositivos Cyclone IV E I8L com vcc=1,0V.
Designs já usando Cyclone dispositivos IV E I8L com vcc=1,0V com SDRAM DDR2 de taxa completa a 150 MHz (a especificação da taxa de clock anterior) que passam o tempo no software Quartus II versão 10.0SP1 e mais tarde deve continuar trabalhando, desde que você preencha com precisão o painel Configurações da Placa no MegaWizard e você entra corretamente modelos de rastreamento de placas representativos do sistema no Pin Planner.
Este problema não será corrigido.