Descrição
Ao gerar o exemplo de projeto JESD204B com configuração L=8, durante Compilação Quartus do exemplo de projeto, você encontrará o seguinte crítico Aviso:
Critical Warning (18234): ATX PLLs < module name 1 > and < module name 2 > are < 0 > ATX PLLs apart. ATX PLLs with VCO frequencies within 100 MHz of each other must be separated by < 3 > or more ATX PLLs. The < 3 > or more intervening ATX PLLs can be operated at different VCO frequencies. Modify the ATX PLLs location constraints in the Assignment Editor to make ATX PLLs at least < 3 > ATX PLLS apart.
Resolução
Para continuar a usar os transceptores no modo não conectado, reatribua os dados seriais pinos em bancos não consecutivos que atenderão aos requisitos mínimos de espaçamento do PLL ATX. Para o modo conectado, use um único ATX PLL na configuração de xN ligado ao clock os canais do transceptor em dois bancos.
Este problema será corrigido em uma versão futura.