ID do artigo: 000074402 Tipo de conteúdo: Solução de problemas Última revisão: 11/02/2013

Transações de memória ineficientes para projetos de taxa trimestral

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Este problema afeta os produtos DDR3.

    O controlador de memória HPC II pode não conseguir executar sem interrupções transações de leitura ou gravação sequenciais de back-to-back em taxa trimestral Projetos.

    Resolução

    A solução alternativa para este problema é modificar o arquivo alt_mem_ddrx_controller.v conforme descrito abaixo.

    Abra o arquivo alt_mem_ddrx_controller.v em um editor e localize as seguintes linhas:

    localparam CFG_MAX_PENDING_RD_CMD = 16; localparam CFG_MAX_PENDING_WR_CMD = 8;

    Nas linhas acima, mude de 16 para 32 e mude de 8 para 16.

    Este problema será corrigido em uma versão futura.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    Dispositivos programáveis Intel®

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.