ID do artigo: 000074474 Tipo de conteúdo: Solução de problemas Última revisão: 13/08/2012

Por que não consigo amostrar pinos configurados como saídas ao realizar testes de verificação de limites no meu dispositivo MAX II programado?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Por padrão, os buffers de entrada são desligados para pinos de E/S configurados como saídas em seu dispositivo MAX® II.

Para regenerar seu arquivo de programação para habilitar os buffers de entrada, você precisa definir a opção "Sempre habilitar buffers de entrada" no software Quartus® II e executar novamente o Montador.

 

Esta opção está na seção Montador no menu Atribuições/Configurações do software Quartus II.

 

Para obter mais informações, consulte a seção BST para dispositivos programados no teste de varredura de limites do IEEE 1149.1 (JTAG) para dispositivos MAX II (PDF).

Produtos relacionados

Este artigo aplica-se a 1 produtos

CPLDs MAX® II

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.