ID do artigo: 000074528 Tipo de conteúdo: Solução de problemas Última revisão: 07/04/2017

Existem problemas conhecidos com os dispositivos Altera PLL Reconfig IP para Arria 10, Stratix V, Arria V ou Cyclone V, que podem causar falhas de reconfiguração ocasionalmente?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Reconfiguração de PLL Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Sim, há um problema com os dispositivos Altera® PLL Reconfig IP para Arria® 10, Stratix® V, Arria V e Cyclone® V em versões de software Quartus® Prime antes de 16.1,

    Neste IP, há uma falta de sincronização do sinal bloqueado, que é um sinal assíncrono que está sendo reconfigurado. Isso corre o pequeno risco de causar um mau funcionamento da máquina de estado de controle de reconfiguração que o sinal bloqueado alimenta, que opera no mgmt_clk domínio. Isso pode resultar em falha em uma solicitação de reconfiguração.

    Resolução

    Este problema é corrigido no software Quartus Prime versão 16.1.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC
    FPGAs Stratix® V
    FPGAs Arria® V e FPGAs SoC
    FPGAs Cyclone® V e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.