ID do artigo: 000074537 Tipo de conteúdo: Solução de problemas Última revisão: 20/07/2018

Por que o SGMII liga a falha?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O PHY SGMII requer frequência de saída fPLL de 1,25G, e não metade de 1,25G.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGAs Intel® Arria® 10 e FPGAs SoC

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.