ID do artigo: 000074539 Tipo de conteúdo: Solução de problemas Última revisão: 11/08/2017

Por que a mudança de fase dinâmica Intel® Arria® 10 FPGA de saída IOPLL falha esporadicamente?

Ambiente

    Intel® Quartus® Prime Standard Edition
    IOPLL Intel® FPGA IP
    Reconfiguração de PLL Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O recurso de mudança de fase dinâmica pode falhar na Intel® Arria® 10 FPGA IOPLL Intel® FPGA IP núcleo em determinadas compilações baseadas em sementes. Isso pode acontecer se as opções avançadas de ajuste no Intel® Quartus® Prime software tiver Spectra Q Physical Synthesis habilitada. Você pode esperar encontrar este problema se estiver usando as portas dinâmicas de mudança de fase do IOPLL ou usando o núcleo de reconfig pll Intel FPGA IP para realizar a mudança de fase. Este problema é isolado apenas à lógica de reconfiguração dinâmica do IOPLL e não afeta qualquer outra parte do PI.

Resolução

Para resolver isso, defina a configuração Spectra Q Physical Synthesis como OFF para apenas a variação de Intel FPGA IP IOPLL ou para todo o design. Esta configuração está desativada por padrão e pode ser encontrada em:

Atribuições -> configurações -> do compilador -> configurações avançadas de ajuste -> Spectra Q Physical Synthesis.

Isso será corrigido em uma versão futura do software Intel Quartus Prime.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.