ID do artigo: 000074548 Tipo de conteúdo: Solução de problemas Última revisão: 12/04/2016

Por que a simulação falha no HARD IP para PCI Express quando o CVP está habilitado?

Ambiente

    Intel® Quartus® II Subscription Edition
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O modelo de simulação do Hard IP para PCI Express não funciona corretamente quando o CvP está habilitado no software Quartus® II. Se você tentar executar o testbench de simulação com o CvP habilitado, o testbench falhará.

Resolução

Não há nenhum plano para resolver este problema.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Cyclone® V GX
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Intel® Arria® 10 GT
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Arria® V GT
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.