ID do artigo: 000074551 Tipo de conteúdo: Mensagens de erro Última revisão: 03/10/2012

Aviso (*): filtro ignorado: sv_reconfig_pma_testbus_clk não foi compatível com um clock

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 12.0sp2 e anterior, você pode ver este aviso durante a montagem (local e rota) se o seu projeto tiver vários controladores de reconfiguração Altera® transceptor.

Resolução

Para resolver este problema, adicione novas restrições de "create_generated_clock" para cada uma das restrições ignoradas de "sv_reconfig_pma_testbus_clk" dos controladores de reconfiguração do transceptor. As novas restrições devem ser adicionadas ao arquivo SDC do usuário. O seguinte é um exemplo para dois controladores de reconfiguração chamados INST_A e INST_B.

create_generated_clock -name sv_reconfig_pma_testbus_clk_A -source [get_pins -compatibility_mode -no_duplicates INST_A*|basic|s5|reg_init[0]|clk] -divide_by 1 [get_registers INST_A*sv_xcvr_reconfig_basic:s5|*alt_xcvr_arbiter:pif*|*grant*]

create_generated_clock -sv_reconfig_pma_testbus_clk_B -fonte [get_pins -compatibility_mode -no_duplicates INST_B*|basic|s5|reg_init[0]|clk] -divide_by 1 [get_registers INST_B*sv_xcvr_reconfig_basic:s5|*alt_xcvr_arbiter:pif*|*grant]]

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Stratix® V GS
FPGA Stratix® IV GX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.