Quando Intel® Stratix® 10 MX FPGA estiver configurado, examine Intel® MAX® 10 FPGA pode não funcionar.
Defina SW2 do Kit de desenvolvimento para as seguintes configurações antes de verificar o JTAG com o programador Intel® Quartus® Prime.
Isso permitirá que o usuário acesse Intel® MAX® 10 FPGA de forma confiável para examinar os dados programados.
Bit1: abra (OFF - cabo de download Intel® FPGA on board)
Bit2: aberto (OFF - Intel® MAX®10 JTAG IN)
Bit3: fechado (ON - PCIe* Root Port JTAG OFF)
Bit4: fechado (ON - Intel® Stratix® 10 MX JTAG OFF)
Esta configuração removerá Intel® Stratix®10 da JTAG e a análise será bem-sucedida.