ID do artigo: 000074897 Tipo de conteúdo: Solução de problemas Última revisão: 14/11/2014

Geração Qsys não suportada para Deinterlacer II e Deinterlacer de transmissão

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Os núcleos IP do Desinterlacer II e Broadcast Deinterlacer não suporta a geração e síntese de Qsys. Este problema afeta qualquer sistema usando o núcleo Deinterlacer II ou Broadcast Deinterlacer IP que é gerada na versão Qsys 14.0 Arria 10.

    Resolução

    Para resolver este problema, siga estas etapas:

    Gere os núcleos IP em isolamento usando uma versão anterior de Qsys.

    Em seguida, adicione o arquivo HDL gerado (localizado na síntese diretório) para o projeto 14.0 Arria 10 Quartus II.

    Remova o arquivo .qip associado do projeto.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.