ID do artigo: 000075173 Tipo de conteúdo: Mensagens de erro Última revisão: 24/11/2014

Erro (10170): erro de sintaxe HDL verilog em <verilog_file>.v(line_number) próximo ao texto ","; esperando um operand</verilog_file>

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Quartus® II versão 13.1 e posterior, você pode obter o seguinte erro ao compilar um arquivo HDL Verilog que foi convertido a partir de um Arquivo de projeto de bloco (. bdf).

    A causa do erro é devido ao arquivo HDL Verilog gerado ter uma vírgula extra nas conexões da porta.

    Resolução

    Para contornar o erro, exclua manualmente a vírgula extra no <Verilog_file>.v(line_number).

    Este problema é o cronograma a ser corrigido na versão futura do software Quartus II.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    Dispositivos programáveis Intel®

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.