Problema crítico
Descrição
O software Quartus II não executa análise de temporize para a FPGA em Cyclone iv GX × variantes; consequentemente, as variantes que falhariam na análise do tempo não são identificadas.
Este problema afeta × variantes no dispositivo Cyclone IV GX.
Resolução
Restrição de clock
Você pode criar manualmente a restrição de clock necessária. fornece a equação para essa restrição. Nesta equação, < > é de 8.000 para um 125 Clock de aplicação MHz e 16 para um clock de aplicação de 62,5 MHz.
# create_clock -name {core_clk_out} -period
-waveform { 0.000 8.000 } [get_nets {*altpcie_hip_pipen1b_inst
| core_clk_out~clkctrl}] |
Este problema é corrigido na versão 10.1 do software Quartus II.