Intel® Stratix® 10 dispositivos têm requisitos adicionais de clock para configuração bem-sucedida quando a Interface de memória externa do sistema do processador rígido (HPS EMIF), PCIe, eSRAM ou Memória de largura de banda alta (HBM2) é usada.
Os clocks de referência são necessários para uma calibração PLL adequada para garantir que os blocos IP mencionados podem funcionar corretamente quando o dispositivo tiver concluído a configuração e entrado no modo de usuário. O firmware do Secure Device Manager (SDM) se a configuração do dispositivo não estiver calibrada corretamente devido a um clock de referência ausente. Assim, os usuários devem fornecer um clock de referência estável e de execução livre para esses blocos de IP antes que a configuração comece. O clock de referência necessário para o respectivo IP é indicado abaixo:
IP | Pino do clock |
---|---|
HBM2 | pll_ref_clk e ext_core_clk |
eSRAM | CLK_ESRAM_[0,1]p e CLK_ESRAM_[0,1]n |
HPS EMIF | pll_ref_clk |
Canais PCIe L e H-Tile | REFCLK_GXB |
Canais de transceptor de E-Tile | REFCLK_GXE |
Para Intel® Stratix® de 10 dispositivos de bloco L/H, o requisito do clock de referência é obrigatório para casos de uso pcIe, mas não obrigatório para casos de uso não PCIe para uma configuração de dispositivo bem-sucedida. Para o caso de uso pcIe, o firmware SDM aguardará o código de calibração PLL para garantir que o PLL está calibrado corretamente para liberar o dispositivo para entrar no modo do usuário. Portanto, um clock de referência é obrigatório para calibração de PLL. Para casos de uso não PCIe, o firmware SDM não portará a configuração do dispositivo sem um código de calibração PLL adequado sem a fonte de clock de referência durante a configuração. Os usuários podem calibrar o PLL do transceptor no modo do usuário para que os canais do transceptor funcionem corretamente.
Para Intel® Stratix® 10 dispositivos E-tile, o requisito do clock de referência é obrigatório para a configuração bem-sucedida do dispositivo. O clock de referência é necessário para carregar o firmware de configuração em Intel® Stratix® dispositivos de 10 blocos E.
Certifique-se de fornecer um clock de referência estável e de execução livre para os blocos IP do transceptor, PCIe, HPS EMIF, eSRAM e HBM2, se eles estiverem sendo usados em seu projeto antes da configuração começar.