ID do artigo: 000075375 Tipo de conteúdo: Solução de problemas Última revisão: 22/03/2017

Por que a baixa latência de 40G e mac Ethernet de 100 Gbps pode ser mais curta do que o esperado?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Ethernet de baixa latência de 40G e 100G
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    O padrão IEEE 802.3 figura 31b-2 afirma que o temporizador de pausa não deve ser carregado com um valor quanta recebido até que o transmissor esteja ocioso.

    Este aspecto de especificação não foi implementado na implementação de controle de fluxo de fluxo de função ethernet de 40G e 100 Gbps de baixa latência e 100® Gbps.

    Portanto, se o TX não estiver ocioso quando o quanta de pausa estiver carregado, o tempo de pausa solicitado pode ser menor do que o esperado.

    Resolução

    Este problema não está programado para ser corrigido no momento.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGAs Intel® Arria® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.