ID do artigo: 000075397 Tipo de conteúdo: Solução de problemas Última revisão: 05/12/2017

Por que o Intel® FPGA HDMI IP trailing de bandas de data island codificadas para o canal 1 e 2 não está codificado corretamente?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • HDMI* Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Ao usar o Intel® FPGA HDMI IP para a operação HDMI TX 2.0, erros serão observados para os canais 1 e 2 se o dissipador HDMI conectado implementar a detecção de erro de caracteres.

    Isso é devido às bandas de proteção de ilha de dados que não estão codificadas corretamente para os canais 1 e 2.

    O módulo Intel FPGA HDMI IP Core TX não garante a disparidade de fluxo de dados de rastreamento "cnt" durante os períodos da ilha de dados, o que viola a especificação HDMI 2.0. Este problema não deve ter impacto no monitor de vídeo.

    Resolução

    Não há solução alternativa para este problema.
    Este problema é corrigido na Intel® Quartus® versão 16.1 da atualização 1 do núcleo Intel FPGA HDMI IP.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGAs Intel® Cyclone® 10
    FPGAs Stratix® V
    FPGAs Arria® V e FPGAs SoC
    FPGAs Intel® Arria® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.