ID do artigo: 000075460 Tipo de conteúdo: Solução de problemas Última revisão: 17/06/2015

Por que vejo violações de tempo de espera no núcleo IP Ethernet de velocidade tripla com Quartus II v15.0?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Quartus® II versão 15.0, você pode ver violação de tempo de espera marginal, especialmente em designs multi-channel Triple Speed Ethernet IP Core que visam famílias de dispositivos Arria® V, Arria® 10, Cyclone® V e Stratix® V.

    Resolução

    Para resolver este problema, adicione o seguinte arquivo De restrição de design de sinopse (.sdc) restrições para o Fitter no seu arquivo SDC do projeto.
    se { [string igual a "quartus_sta" $::TimeQuestInfo(nameofexecutable)] } { {

    set_min_delay -de [get_keepers {**}] -, para [get_keepers {***}] 0,0ns

    } outra {

    set_min_delay -de [get_keepers {***}] -, para [get_keepers {**}]

    }

     

    *Nota: aumente o "" de "0,1ns" para "0,2ns" se a violação do tempo de espera persistir.

     

    Consulte "Tabela 2-2: atribuição recomendada de pinos Quartus II" no Guia do usuário da função Ethernet MegaCore de velocidade tripla para outras recomendações relacionadas.


    Para o TSE IP com o recurso IEEE 1588v2 habilitado e voltado para a família de dispositivos Arria V, aplique o seguinte patch além da solução alternativa acima:
    Baixe o software Quartus® II adequado versão 15.0 patch 0.14 dos seguintes links:

     


     

    Isso está programado para ser corrigido em uma versão futura do software Quartus II.

    Produtos relacionados

    Este artigo aplica-se a 18 produtos

    FPGA Intel® Arria® 10 GX
    FPGA Arria® V GX
    FPGA Cyclone® V GT
    FPGA Arria® V GT
    FPGA Intel® Arria® 10 SX SoC
    FPGA Arria® V GZ
    FPGA Cyclone® V E
    FPGA Intel® Arria® 10 GT
    FPGA Cyclone® V GX
    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.