ID do artigo: 000075467 Tipo de conteúdo: Solução de problemas Última revisão: 10/05/2018

Por que o Intel® Stratix® 10 E-tile Hard IP para Ethernet Intel FPGA IP núcleo frontal RX truncado de quadros inválidos para a lógica do usuário?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    O V18.0 Intel® Stratix® hard IP de 10 E-tile para ethernet Intel FPGA IP núcleo tem um problema com despoque de quadros oversized.

    Quando o MAC RX recebe um tamanho de quadros >= 65536, e enforce_max_frame_size estiver habilitado, a saída de quadros do MAC RX para a lógica do usuário será truncada até o tamanho do quadro especificado por configurações max_rx_frame_size, e um segundo quadro inválido será produzido do MAC RX para a lógica do usuário a partir de 65536-byte até o final do quadro super grande.

    Resolução

    No momento, não existe solução alternativa para este problema.

    Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Edition.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.