ID do artigo: 000075514 Tipo de conteúdo: Solução de problemas Última revisão: 21/04/2021

Por que observe o erro UVM RAL ao simular o JESD204B ou JESD204C Intel® FPGA IP com a versão do software VCS* MX Q-2020.03-SP2?

Ambiente

    Intel® Quartus® Prime Pro Edition
    JESD204B Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema de compatibilidade, você pode observar um erro UVM RAL ao simular o JESD204B ou JESD204C Intel® FPGA IP do Software Intel® Quartus® Prime Pro Edition versão 21.1 com a versão de software VCS* MX Q-2020.03-SP2.

Resolução

Este problema foi corrigido na Intel® Quartus® Software Prime Pro Edition versão 21.3.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Intel® Cyclone® 10 GX
FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.