ID do artigo: 000075536 Tipo de conteúdo: Solução de problemas Última revisão: 14/08/2018

Por que o Intel® Arria® 10 PCIe* Hard IP trata TLPs anulados (incluindo TLPs postados e TLPs não postados) como erro corrigível e configura o registro de erro corrigida?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

De acordo com a especificação PCIe*, quando uma camada física PCIe* recebe TLPs anuladas (incluindo TLPs postados e não postados), ela deve descartar os TLPs anulados e liberar qualquer armazenamento alocado para esses TLPs. Devido a um problema com o HARD IP Intel® Arria® 10 PCIe*, quando recebe TLPs anulados, ele os trata como erro corrigivel e define o registro de erros corrigida.

Resolução

Não existe solução alternativa para este problema. O aplicativo do usuário deve estar ciente da limitação e cuidar desses cenários. Se erros corrigíveis são relatados pelo Intel® Arria® 10 PCIe* Hard IP, o aplicativo do usuário pode ignorá-los se eles são causados por pacotes anulados. Normalmente, pacotes anulados são utilizados apenas em aplicações do comutador PCIe*.

Este problema não será corrigido em uma versão futura do software Intel® Quartus® Prime.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 SX SoC
FPGA Intel® Cyclone® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.