Por que o Intel® Arria® 10 PCIe* Hard IP trata TLPs anulados (incluindo TLPs postados e TLPs não postados) como erro corrigível e configura o registro de erro corrigida?

De acordo com a especificação PCIe*, quando uma camada física PCIe* recebe TLPs anuladas (incluindo TLPs postados e não postados), ela deve descartar os TLPs anulados e liberar qualquer armazenamento alocado para esses TLPs. Devido a um problema com o HARD IP Intel® Arria® 10 PCIe*, quando recebe TLPs anulados, ele os trata como erro corrigivel e define o registro de erros corrigida.

Não existe solução alternativa para este problema. O aplicativo do usuário deve estar ciente da limitação e cuidar desses cenários. Se erros corrigíveis são relatados pelo Intel® Arria® 10 PCIe* Hard IP, o aplicativo do usuário pode ignorá-los se eles são causados por pacotes anulados. Normalmente, pacotes anulados são utilizados apenas em aplicações do comutador PCIe*.

Este problema não será corrigido em uma versão futura do software Intel® Quartus® Prime.