ID do artigo: 000075546 Tipo de conteúdo: Solução de problemas Última revisão: 02/11/2015

Por que o meu bloco de reconfiguração HARD IP para PCI Express HIP não altera dinamicamente os valores do registro de configuração?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a uma limitação do software Quartus® II no bloco de reconfiguração de IP rígido, a capacidade de alterar dinamicamente os registros de espaço de configuração somente leitura está falhando.

Resolução

Há duas soluções possíveis para problemas:

1) Use uma megafunção LPM_CONSTANT para gerar sua entrada necessária para o HARD IP, incluindo o endereço (leitura e gravação) e os dados de gravação, para a reconfiguração dinâmica necessária. Cada endereço deve ser exclusivo, a menos que você esteja usando o Editor de fontes e testes do sistema.

2) Use sld_mod_ram_rom conforme mostrado no exemplo de projeto vinculado abaixo:

 

hip-reconfig-workaround.qar

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA Stratix® V GX
FPGA Stratix® V E
FPGA SoC Cyclone® V ST
FPGA Cyclone® V E
FPGA SoC Cyclone® V SX
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA SoC Cyclone® V SE
FPGA Cyclone® V GT
FPGA Arria® V ST SoC
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA Arria® V SX SoC
FPGA Arria® V GT

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.