ID do artigo: 000075615 Tipo de conteúdo: Solução de problemas Última revisão: 05/07/2017

Por que não há saída de vídeo do meu núcleo de IP de vídeo quando o controle de tempo de executar está habilitado?

Ambiente

  • Processamento de vídeo e imagem
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você verá esse comportamento em qualquer um dos núcleos de IP de vídeo (por exemplo, Scaler II, Conversor de espaço de cores, etc.) se você tiver algum controle de tempo de execução habilitado, mas não faça a afirmação do bit Go no Registro de Controle.

    O bit Go de todos os núcleos de IP de vídeo é afirmado por padrão se não houver controle de tempo de execução habilitado ou se eles não tiver uma opção de controle de tempo de execução. No entanto, se qualquer opção de controle de tempo de execução estiver habilitada, o bit Ir para esse núcleo será desafirmado por padrão.

     

    Resolução

    Para resolver este problema, lembre-se de afirmar o bit Go no registro de controle se você habilitar qualquer controle de tempo de execução para um núcleo de IP de vídeo.

    Isso é esclarecida no Guia do usuário do IP de vídeo versão 2017.11.06.

    Produtos relacionados

    Este artigo aplica-se a 9 produtos

    FPGAs Arria® II
    FPGAs Arria® V e FPGAs SoC
    FPGAs Cyclone® IV
    FPGAs Intel® MAX® 10
    FPGAs Cyclone® V e FPGAs SoC
    FPGAs Stratix® IV
    FPGAs Stratix® V
    FPGAs Intel® Arria® 10 e FPGAs SoC
    FPGAs Intel® Cyclone® 10

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.