Por que não posso usar o kit de ferramentas Intel® Quartus® Prime Transceptor com o Intel Interlaken (2ª Geração) para Intel FPGA IP Design Example em Intel Stratix® 10 dispositivos?

Devido a um problema no Intel Interlaken (2ª Geração) para exemplo de projeto de Intel FPGA IP gerado no software Intel® Quartus® Prime Pro Edition versão 21.1, o sinal mgmt_clk tem uma atribuição de pino virtual que impede que o kit de ferramentas do transceptor seja atribuído a um pino de dispositivo.

Para corrigir este problema, abra o Arquivo de configurações Quartus (.qsf) do Intel Interlaken (2ª Geração) para Intel FPGA IP Design Example e substitua a seguinte atribuição de pino virtual por uma atribuição a um sinal de clock de 100 MHz no seu PCB.

Substitua esta atribuição.

set_instance_assignment -name VIRTUAL_PIN ON -para mgmt_clk

Você também deve garantir que você marque a opção "Habilitar o Ponto final mestre de depuração PHY nativo (NPDME)" ao gerar a Intel Interlaken (2ª Geração) para Intel FPGA IP de projeto.

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro/Standard Edition versão 21.3.