ID do artigo: 000075653 Tipo de conteúdo: Mensagens de erro Última revisão: 12/09/2014

Erro: o parâmetro do contador de saída PLL "output_clock_frequency" está definido como um valor ilegal de <clock frequency=""> no nó gpll~PLL_OUTPUT_COUNTER'</clock>

Ambiente

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode obter este erro no Altera software Quartus® II quando o grau de velocidade do dispositivo escolhido no Loop de travamento de fase (Altera PLL) IP Core MegaCore® não corresponde ao grau de velocidade do seu dispositivo de destino Stratix® V, Arria® V ou Cyclone® V.

    Resolução Certifique-se de que a categoria de velocidade do dispositivo escolhida no Altera PLL IP Core MegaCore corresponde ao grau de velocidade do seu dispositivo de destino.

    Produtos relacionados

    Este artigo aplica-se a 18 produtos

    FPGA Arria® V GZ
    FPGA SoC Cyclone® V SX
    FPGAs Stratix® V
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA Arria® V GX
    FPGAs Arria® V e FPGAs SoC
    FPGA Arria® V GT
    FPGA Arria® V SX SoC
    FPGAs Cyclone® V e FPGAs SoC
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.