ID do artigo: 000075660 Tipo de conteúdo: Solução de problemas Última revisão: 21/04/2021

Por que o HDMI Intel® FPGA Sink IP encontra falha no treinamento intermitente de link HDMI 2.1 Rx?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • HDMI* Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema que começa na versão 19.4 do software Intel® Quartus® Prime Pro ao usar dispositivos Intel® Arria® 10 e a versão 20.4 do Intel® Stratix® software Intel® Quartus® Prime Pro ao usar 10 dispositivos, o HDMI Intel® FPGA Sink IP pode encontrar de forma intermitente falha de treinamento de link HDMI 2.1 Rx.

    Este problema é devido ao núcleo DE IP do Intel® FPGA HDMI não executar o alinhamento correto do símbolo se o sinal de trava FRL ficar instável após o estágio inicial bloqueado.

    Resolução

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.1.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC
    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.