ID do artigo: 000075684 Tipo de conteúdo: Solução de problemas Última revisão: 26/07/2017

Por que IRQ_HPD do DisplayPort IP Core afirma inesperadamente antes que uma fonte de vídeo inicie o treinamento de link?

Ambiente

    Intel® Quartus® Prime Pro Edition
    DisplayPort* Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O Dissipador de núcleos IP DisplayPort pode CR_Lock devido ao ruído do receptor. A CR_Lock inválida pode resultar em uma IRQ_HPD incorreta antes que a fonte de vídeo inicie o treinamento do link. Os dispositivos De origem DisplayPort devem ignorar essa afirmação IRQ_HPD incorreta até o treinamento do link começar.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGAs Arria® V e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Cyclone® V e FPGAs SoC
FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.