ID do artigo: 000075718 Tipo de conteúdo: Solução de problemas Última revisão: 15/08/2018

Por que o Intel® FPGA Ethernet de baixa latência 10G MAC IP não é capaz de gerar quadros de pausa XON quando o recurso de controle de fluxo prioritário está habilitado?

Ambiente

    Intel® Quartus® Prime Pro Edition
    MAC Ethernet de baixa latência de 10G Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema com o mac mac 10 Intel® FPGA IP G Ethernet de baixa latência, a geração de quadros de pausa XON pode não funcionar para várias filas se a geração de quadros de pausa XOFF para várias filas estiver habilitada, seguida por uma geração de quadros de pausa XON para uma única fila.

Resolução

Não há solução alternativa para este problema.

Este problema foi corrigido a partir da versão 18.1 do software Intel® Quartus® Prime.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Stratix® V
FPGAs Intel® Cyclone® 10
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.