Descrição
De acordo com a ficha técnica do dispositivo Cyclone, o PCI Cyclone foi projetado para ser totalmente compatível com a especificação de barramento local PCI de 3,3V (Rev. 2.1) e atende aos requisitos de frequência e tempo de operação de 32 bits/66 MHz.
A interface PCI de 32 bits/66 MHz requer 49 pinos. Devido à contagem de pinos necessária e à função lógica do PCI, as funções PCI são implementadas na metade esquerda e direita do chip. Além disso, o registro de saída deve ser o registro de E/S para garantir os requisitos de 6ns.
EP1C3 não suportará PCI porque a interface PCI requer uma parte significativa dos recursos de dispositivo disponíveis.