ID do artigo: 000075864 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

É possível reter dados em um dispositivo de memória durante o processo de calibração do UniPHY?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Não, não é recomendável confiar em dados que estão sendo preservados na memória durante a calibração do UniPHY, pois nenhum comando de atualização é emitido para dispositivos de memória externa durante a calibração. Apenas os locais com padrões de dados de calibração são atualizados pelos acessos a esses locais.

     

    Se você precisar descobrir os locais de endereço reais usados na calibração UniPHY, a abordagem recomendada é simular o design de exemplo uniphy IP para a configuração de IP de memória com a opção de calibração completa.

     

    Para obter mais detalhes, consulte o manual da interface de memória externa, capítulos:

     

    Implementação e parametrização de memória IP (PDF)

     

    Simulando o IP da memória (PDF) 

     

    Descrição funcional - UniPHY (PDF)

    Produtos relacionados

    Este artigo aplica-se a 13 produtos

    FPGA Stratix® V GS
    FPGA Stratix® IV E
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V E
    FPGA Arria® II GZ
    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC
    FPGAs Stratix® III

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.