ID do artigo: 000075991 Tipo de conteúdo: Solução de problemas Última revisão: 02/09/2014

Há algum problema conhecido com a desavalida rxvalid ocasionalmente quando o Rate Match FIFO executa uma operação de inserção de SKP ao usar o PIPE suave Gen3 em dispositivos Stratix V GX?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, há um problema conhecido no PCI Express Gen3 soft PIPE onde rxvalid é ocasionalmente desavalido quando o Rate Match FIFO executa uma inserção de SKP em dispositivos Stratix® V GX.

Este problema é visto em sistemas que não usam um clock de referência comum. Nenhum problema é visto quando um relógio comum é usado.

Resolução

Para resolver este problema, ignore o sinal rxvalid durante a inserção do SKP e, em vez disso, use rxstatus na interface PIPE para saber quando um caractere SKP está inserido (rxstatus = 001).

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Stratix® V
FPGA Stratix® V GT
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.